全球電子設計創新領導廠商益華電腦(Cadence Design Systems)宣布,Allegro SiP(系統級封裝)和實體驗證系統(PVS)實現技術,已能完整支援台積電(2330)的整合型扇出型(InFO)封裝技術,有利於切入行動和物聯網(Iot)應用。
  益華指出,透過提供可自動化設計規則檢查(DRC)流程的整合式解決方案,Allegro SiP設計軟體工具和PVS,可協助台積電的客戶縮短InFO的設計與驗證週期。
  台積電的InFO先進晶圓級封裝技術可提供具成本效益的系統微縮,以提升系統頻寬,並降低功耗與元件尺寸。益華認為,相較於與其它技術,InFO是行動和物聯網應用的理想方案。
  益華指出,在與台積電合作實現InFO技術時,該公司為Allegro SiP Layout開發新的IC封裝技術,以滿足InFO的特定設計需求,並為設計人員提供多項特性,能符合並確認InFO設計設計規則、布局結構與金屬密度要求。
  益華特別量身打造了光罩產生 (mask-generation)技術,能以GDSII格式準確地表示InFO設計結構,讓設計人員能先確認光罩的準確度,才將資料提交給台積電進行製造,能加快客戶端產品上市時程。
  台積電設計基礎架構行銷事業部資深協理Suk Lee表示,藉由雙方和共有的主要客戶共同合作,益華能夠協助台積電全面布署InFO封裝技術。<�摘錄經濟>

hm643818 發表在 痞客邦 留言(0) 人氣()